新闻中心

合见工软刘培彦:端到端AI深度赋能UniVista Tespert AIMBIST护航国产先进制程

2026-09-04

9月1日,由EDA²主办的2026 IDAS设计自动化产业峰会在上海举行。在数字逻辑设计与验证分论坛上,上海合见工业软件集团股份有限公司(简称“合见工软”)设计实现产品总监刘培彦发表主题演讲,详细介绍了合见工软全新发布的DFT工具产品——AI赋能MBIST全流程平台UniVista Tespert AIMBIST。

 

UniVista Tespert AIMBIST平台是覆盖设计规划、IP插入、测试诊断、量产良率分析全链路的端到端方案,也是合见工软Agentic EDA智能体战略体系的核心产品之一,将助力客户实现更高测试效率、更低芯片成本和更优量产良率。

 

图片

合见工软设计实现产品总监 刘培彦

 

端到端方案护航国产先进制程

 

刘培彦首先介绍了合见工软UniVista Tespert DFT工具链的整体架构。该工具链共涉及七款工具,采用统一底座,覆盖从测试架构定义到良率优化全流程;通过将设计前置至RTL阶段,缩短研发周期;具备卓越性能和领先效率,并有助于高效提升良率和加速产能爬坡。

 

图片

合见工软UniVista Tespert DFT 工具链

 

刘培彦重点介绍了ATPG的全新特性——USF流式扫描测试网络,通过采用分组化(Packetized)测试数据流式分发,基于IEEE 1687 IJTAG片上网络。其核心优势在于实现核心级与芯片级DFT解耦,支持任意数量Core并行测试,大幅缩短测试时间;同时具备自动带宽管理与Pattern Retargeting能力,Core改动无需全芯片重新ATPG。此外,诊断反向映射与DIAG/YIELD联动,形成测试到良率的闭环。

 

刘培彦指出,目前行业存在几方面挑战:一是规划阶段,DFT工程师缺乏物理信息,仅从逻辑层面进行Memory分组,如果结果不被后端认可,重新迭代会带来时间成本;二是面积压力,MBIST电路引入带来设计面积增加,部分甚至超过10%乃至30%,严重影响芯片成本与竞争力;三是良率挑战,在当前外部环境下,国内厂商转向国产工艺、设备与材料,会带来意料之外的良率问题,故障诊断与良率提升能力成为刚需。

 

针对上述行业痛点,作为目前业界唯一能提供端到端物理诊断加良率分析闭环的供应商,合见工软的UniVista Tespert DFT工具链产品,能够为客户带来多重价值,包括:

  • 端到端物理诊断与良率分析闭环,LDB加持IP交付;
  • AI驱动根因分析,良率优化效率提升数十倍;
  • 良率数据反哺IP设计迭代,形成双向闭环优化;
  • 为国产先进工艺流片提供保障

 

刘培彦强调,通过融合统一数据库(UTDB)、IJTAG访问架构和USF高速测试网络,UniVista Tespert DFT工具链能够实现从IP交付到良率分析闭环,从而为国产先进制程保驾护航。

 

四大核心环节:灵活解耦 降本增效

 

刘培彦强调,合见工软提供的是一个端到端、AI深度赋能的MBIST解决方案,帮助客户实现更高的效率、更低的成本和更优的产品良率。他重点阐述了UniVista Tespert AIMBIST的四大核心环节:AI物理感知规划、轻量化IP自动插入、多IP兼容故障诊断、AI驱动良率分析。

 

【环节一】AI物理感知规划:一次分好组,后端不返工

 

在规划阶段,传统MBIST分组策略中,分组阶段仅认逻辑约束,比如时钟域、功耗、测试时间等,完全不感知物理位置,物理约束只能靠事后拆分弥补,Timing风险后置暴露,代价由DFT与后端共同承担,往往需要多轮迭代才能收敛。

 

刘培彦指出,这带来的两大核心问题,一是DFT与后端反复迭代,项目周期拉长;二是分组被拆碎,controller数量膨胀,MBIST面积反而变大,又进一步加剧拥塞,形成恶性循环。根本原因在于,分组决策发生在物理信息可得之前。

 

而合见工软的UniVista Tespert MBIST智能分组则将物理信息前移,工具支持解析DEF,在分组阶段即感知每个memory的物理坐标,统筹考虑clock、power、time、物理位置、timing与KOZ(Keep-off Zone)等多因素,权重灵活可调,一次分好组,后面无需返工。

 

图片

UniVista Tespert MBIST智能分组:效果展示

 

刘培彦介绍了该智能分组引擎的两种集成形态:原生模式在UV DFT内三步闭环,从输入到结果全流程在UV DFT内完成;嵌入模式则介入三方流程的分组环节,优化分组以TCL脚本对接执行,并汇入良率分析平台,即“灵活解耦”。

 

在效果对比上,传统规则分组仅依据memory clock、max test power、max test time,不考虑位置与timing,需多轮迭代人工收敛;而AI智能引擎分组同时考虑clock/power/time、物理位置、timing与KOZ,快捷分出更优结果,满足全部约束,MBIST面积代价更小。同一设计、同一约束输入下,AI智能分组可使同组memory位置聚合,并绕开Keep-off Zone(KOZ0/KOZ1),一次完成。

 

【环节二】轻量化IP自动插入:MBIST电路面积最高降低38%

 

在IP插入环节,UniVista Tespert MBIST采用创新的External Comparator Sharing轻量化架构。

 

刘培彦详细对比了三种Comparator放置策略:per interface 模式下,每个interface各含一份comparator,面积大,但比较在本地完成,布线短、无拥塞;全局共享模式仅一份comparator,面积小,但所有memory输出长距离送至controller,绕线拥塞、时序压力大;而合见工软创新的External Comparator模式将comparator独立放置、由邻近memory局部共享,面积小,输出就近汇聚,无全局绕线拥塞,同时兼容per-wrapper与internal模式,按memory分布灵活配置。

 

图片

MBIST面积对比:所有场景下均优于对照方案

 

刘培彦总结道,External Comparator以局部共享取得面积与布线的平衡——面积接近internal方案,布线接近本地方案。

 

产品还提供一键式自动化,设计加载→DRC修复→MBIST插入→Pattern生成全流程自动完成,配置可复用,大幅缩短开发周期;支持RTL/Gate-level Flow,输出ICL/PDL/SDC/Verilog/STIL/WGL。

 

【环节三】多IP兼容故障诊断:每条失效直达根因

 

在测试诊断环节,UniVista Tespert提供MemoryBIST诊断与存储器良率分析一站式方案,贯通流片前仿真验证、量产离线失效分析与良率学习。其诊断引擎打破了IP绑定的限制,能够兼容并分析来自不同供应商的MBIST测试数据,精准定位故障。

 

全流程架构分为五大阶段,包括SimDiag流片前验证、UDDB(UniVista Debug/Diagnosis Database)离线生成、ATE上机采数、离线诊断解析、失效分析与物理定位。

 

  • 模式一:SimDiag仿真诊断——没有芯片,先把诊断链路验明白

SimDiag采用GOLDEN MODEL验证闭环:先建立无故障基线,通过PASS验证;然后注入SA0/SA1故障,执行诊断Pattern,仿真采集FAIL数据,最终验证诊断命中位置与注入点是否一致。判定准则为:诊断输出位置≡实际注入位置→诊断链路验证通过,偏差即设计流程需要调整。

 

  • 模式二:ATE OFFLINE离线诊断——机台只采数,分析全离线

ATE OFFLINE离线诊断流程包含五个步骤:①UDDB生成,含ESOE诊断pattern;②Pattern上机,周期与vector一一对应;③ESOE循环采数,Init/Exec/Inc迭代;④JSON失效日志,标准化、可追踪;⑤离线解析,批量产出诊断结论。

 

失效周期逐级映射,映射知识固化在UDDB,ATE无需理解诊断语义。刘培彦指出,其价值在于不占机时、批量可复现、数据可归档——失效分析从“机台上的手工活”变成“离线流水线”。

 

图片

实际界面:Failure Modes 面板与 Wafer Map 联动

 

在诊断输出方面,每条失效含控制器、算法、相位、物理行列、Bit、逻辑地址全套字段;提供失效位图,按失效相位特征提示疑似短路/卡滞/漏电,加速FA闭环;根因智能提示可按Pass/Fail即可产出失效存储器与链测试寄存器清单,先行筛选;物理坐标定位提供微米级X/Y坐标与版图marker文件,直接对接PFA。

 

【环节四】AI驱动良率分析:从海量失效数据到系统性良率根因

 

在良率分析环节,UniVista Tespert Yield是面向低良率晶圆的系统性根因分析平台,对海量诊断报告做统计分析,找出高概率的系统性良率瓶颈(Yield Limiter),并为物理失效分析(PFA)精准提名候选。

 

刘培彦介绍,该平台包含三大核心模块:MRCA(存储器根因分析),采用规则+AI/ML双引擎模式识别归因;FAA(失效分析助手),按FA Score自动提名PFA候选;YieldDB(良率数据底座),存储并互链全部分析相关数据。全自动良率分析流为:批量诊断→RCA/MRCA根因推断→FAA提名PFA,一站式闭环。

 

  • MRCA:海量MBIST诊断报告的自动根因分析

MRCA支持失效模式自动分类,涵盖五大几何类型与命名规则,预定义SBit/TriBit/QBit/DBR/DBC、SWL/SBL/TWL/TBL/Dash系列、MWL/MBL/Block等20+类业界常用模式,支持用户自定义映射。FAA失效分析助手则按FA Score自动为每个根因提名PFA候选——把“选哪颗DIE做物性分析”变成有依据的决策。

 

  • AI/ML:识别超出几何规则的复杂失效模式

刘培彦指出,几何规则覆盖ROW/COL/MATRIX/DIAG/BIT五大类,高效、确定、可解释,但棋盘格、十字、密集簇等复合二维模式超出几何规则能力,会被拆散或漏判。

 

为此,平台在规则之上叠加AI/ML模型,识别复杂模式并给出置信度评分。示例数据显示:棋盘格置信度0.97,十字置信度0.93,对角条纹置信度0.91,密集簇置信度0.96,随机稀疏置信度0.72。AI/ML识别的复杂模式较纯规则多+18%,实现诊断覆盖率与准确性的显著跃升。

 

  • 全景视图:从晶圆分布到版图热点的逐级钻取

平台提供多级分析视图:Wafer Map按失效模式/类型/电压多维着色,die级饼图呈现失效构成;统计直方图支持堆叠柱状/饼图/簇状柱状,自定义分组统计失效模式分布;Heatmap热点提供Die/Reticle/Chip三级叠加失效热点,按根因着色,反向追踪相关诊断报告;Layout钻取可直下版图物理失效位,Enclosing Circle圈选suspects辅助PFA,FloorPlan支持不规则Core边界。

 

  • 从分析到交付:批量自动化与PFA闭环

在工程化能力方面,平台支持脚本化运行(yield –script),批量MRCA、批量导出Wafer Map/Heatmap图片与CSV,按Memory Module/SRAM类型/电压/Lot/Wafer自动分组;FAA表格随Failure Modes实时刷新,自动计算与当前模式关系最紧密的报告并按FA_Score排序,从Die/Report/Symptom多维展示,Wafer Map闪烁高亮联动,一键Show Report/Show on Layout;在FAA表格中标记目标Case、二次筛选、批量导出数据包,直接交付PFA工程师,实现分析与物性失效分析无缝交接;同时支持多项目数据与配置集中管理,共享给团队,自动恢复RCA/MRCA窗口与已选PFA Cases。

 

图片

真正端到端、AI 深度赋能的 MBIST 解决方案

 

最后,刘培彦总结称,UniVista Tespert AIMBIST是一个真正端到端、AI深度赋能的MBIST解决方案。四个环节数据全程贯通,形成从设计到良率提升的完整闭环。同时它们还能灵活解耦,与第三方工具自由组合,大幅降低客户的流程切换成本,目标是帮助客户实现更高的效率、更低的成本和更优的产品良率。

 

关于合见工软 

上海合见工业软件集团股份有限公司(简称“合见工软”)作为自主创新的高性能工业软件及解决方案提供商,以EDA(电子设计自动化,Electronic Design Automation)和IP领域为首先突破方向,致力于帮助半导体芯片企业解决在创新与发展过程中所面临的严峻挑战和关键问题,并成为他们值得信赖的合作伙伴。

了解更多详情

请访问www.univista-isg.com

媒体咨询

了解更多信息,请联系: