UniVista DDR5 IP包括DDR5内存控制器、物理层接口（PHY）和验证平台，采用先进的设计架构和优化技术，经过严苛的实际应用场景验证和深度评估，可帮助芯片设计人员实现高达8800 Mbps的数据传输速率，支持单个最高64 Gb容量的内存颗粒，256 GB容量的DIMM并集成ECC功能，解决企业级服务器、云计算、大数据等应用领域对高可靠性、高密度和低延迟内存方案的场景需求问题，可广泛应用于数据中心/服务器、高端消费电子SoC 等多类芯片设计中，已实现在云服务、消费电子、服务器/工作站等领域的国内头部IC企业中的成功部署应用。
产品特性
- 接口与兼容性：支持DDR4（最高3200 Mbps）和DDR5（最高8800 Mbps）；兼容DFI 5.0和5.1标准；支持16个AXI端口
- 内存配置：支持1/2/4 Rank，x4/x8/x16；DDR4单通道（16/32+8/64+8 Bit）；DDR5单/双通道（40/80 Bit），双通道独立
- 架构设计：软件可控的1:1:2/1:1:4频率比架构；可自定义的Row、Column、Bank、Bank Group和Rank地址映射；硬件可配置和软件可编程的QoS支持
- 初始化和训练：支持上电后DRAM初始化；全频率和全Rank训练；Command Bus训练；读取门控训练和跟踪；写入/读取DQ训练
- 性能优化：5个时钟周期的超低命令延迟（典型场景）；支持乱序命令执行最大化SDRAM效率；可配置读写缓存（16-64个操作）
- 数据完整性与可靠性：端到端命令/地址/数据路径奇偶校验；Sideband ECC（64/8 SECDEC汉明码）
- DFS功能：支持多达4个用户自定义目标频率；无需软件参与的DFS执行
- 电源管理：多种低功耗模式，SDRAM下电、门控时钟、控制器低功耗运行
- 测试和调试：DRAM BIST（地址检查、数据检查、性能评估模式）；支持JTAG/IJTAG以及边界扫描
沪公网安备31010402009389号