芯片级 EDA

面向SoC芯片的全自动扫描链插入与可测试性优化DFT工具 UniVista Tespert SCAN

UniVista Tespert SCAN是面向数字IC门级网表的全自动DFT扫描链设计工具,技术能力全面对标国际主流商用解决方案。工具专注于扫描结构自动生成、DFT设计规则修复、智能扫描链均衡排布与分层扫描架构搭建,可快速完成复杂SoC标准化扫描链路开发,有效解决传统扫描设计链分布不均、时序面积开销高、DFT违例频发、超大容量设计迭代缓慢等典型工程痛点。

本工具可深度优化ATPGLogic BIST测试性能,大幅精简测试向量、降低量产测试成本与人工迭代工作量,全面适配高端SoC、汽车电子、工业控制、AI芯片等多品类高可靠数字IC的量产DFT设计场景。

 

产品特性

  • 支持Flat和Hierarchy的设计流程
  • 全流程平台自动化联动
  • 门级网表全自动扫描处理流程
  • 完备 DFT DRC 检测与修复能力
  • 存量子链兼容与异构设计适配
  • 多维智能均衡分区优化
  • 支持多种scan模式的扫描链结构生成
  • 支持测试点插入
  • 可视化图形调试与问题快速定位

立即咨询

请留下您的联系方式与问题,我们将尽快与您联系,

或直接发送至sales@univista-isg.com

姓名

单位

职位

手机号

验证码

获取验证码

问题咨询

下载申请

请留下您的联系方式,我们将尽快与您联系

姓名

单位

职位

手机号

验证码

获取验证码

咨询事由