合见工软面向Chiplet芯片设计的IP+EDA集成解决方案，涵盖Chiplet EDA和设计方法学、Chiplet接口和子系统解决方案、Chiplet IP、NoC+UCIe整体方案、Chiplet inner die/ die-to-die验证方案以及先进封装设计与SI/PI能力。该方案连接先进晶圆厂与OSAT，帮助客户完成算力分配的性能分析、封装选型与整体PPA评估，为Chiplet芯片和系统设计提供完整支撑。
产品特性：
- 连接先进封装能力/先进晶圆厂，芯粒芯片和系统的需求
- Chiplet EDA解决方案，帮助系统服务算力分配的性能分析，封装类型的选择和整体PPA的分析
- 整体Chiplet子系统解决方案为Chiplet芯片和系统设计提供完整的支撑方案
- 世界领先的Chiplet IP技术，解决芯粒互联的关键技术
- NoC+UCIe的Chiplet整体解决方案，帮助客户更为早期就可以完整地评估系统架构方案
- Chiplet inner die/die to die验证方案，支持单一大系统同步互联、多个异步系统互联
- 先进封装设计和SI/PI能力，帮助芯粒系统设计突破性能的极限
沪公网安备31010402009389号