上海合见工业软件集团有限公司（简称“合见工软”）推出创新的数字设计AI智能平台——UniVista Design Assistant (UDA)。UDA将传统的RTL-to-GDSII设计流程扩展至NL-to-GDSII（Natural Language to GDSII），是自主研发、专为RTL Verilog设计打造的AI智能平台，融合DeepSeek R1等先进大模型（LLM）与合见工软自研的EDA引擎，提供全面的AI辅助功能，包括NL-to-RTL代码生成、在线QoR（Quality of Result）评估与调优及功能验证调试，构建一站式国产EDA解决方案。
芯片设计面临QoR优化难、设计与验证周期长等挑战，UDA结合大模型与EDA专业技术，支持设计师通过自然语言与平台互动生成RTL代码，并提供快速的QoR分析与即时反馈，帮助设计师进行RTL级QoR探索，从而实现最佳QoR结果。UDA使设计师能够将更多精力集中于硬件算法和架构设计等更具创造性的工作，进一步提升设计质量和生产力。
UDA操作界面
产品特性
- 支持Verilog RTL代码生成和补全，可提升代码质量和功能准确率10-20%
- 支持RTL代码的语法检查和QoR即时预估，提供分钟级的模块代码迭代能力，以持续优化QoR，可提升RTL代码QoR性能10-20%
- 支持TestBench自动生成，可提升测试效率数倍
- 内嵌集成了逻辑综合，功能仿真和调试工具和引擎，可在统一开发环境内完成一站式验证，提供RTL模块语法和功能在线反馈
- 支持挂接企业代码库，进一步提升设计质量和效率
- 支持企业私有环境部署，确保数据安全
- 开放式架构支持适配用户的自有模型
- 全面的用户、模型、知识库等管理功能，并提供功能使用统计分析
沪公网安备31010402009389号