长久以来，合见工软与开芯院保持着紧密的战略伙伴关系，持续开展全方位、深层次的技术共建。本次数字仿真平台联合研发成果，是双方合作的又一重要里程碑。此前，依托合见工软 UniVista Unified Verification Hardware System（UVHS）、UVHS-2全场景硬件验证系统，双方已携手完成香山第二代南湖架构、第三代昆明湖架构16核RISC-V处理器的软硬件协同开发与全流程验证。此番再度携手落地新技术成果，意味着双方在高端处理器验证领域的协同创新能力再上新台阶。

作为国内开源芯片生态的标杆项目，“香山”高性能开源RISC-V处理器对标国际顶尖产品，广泛落地于服务器、数据中心等高性能计算场景。如今UVS+实现与“香山”全功能适配，不仅充分证明国产EDA工具具备支撑高端RISC-V处理器研发的过硬实力，更宣告国产数字仿真器核心性能迈入国际第一梯队，为国产自主处理器研发筑牢了自主可控、性能领先的技术验证底座。

全功能深度适配，性能实现跨越式跃升

以硬核实力对标国际顶尖水准

作为国产商用数字仿真器领域的标杆之作，合见工软 UVS+ 此次针对“香山”RISC-V 处理器进行了全栈式的深度技术适配。UVS+ 真正做到了在全场景、无限制的验证环境下，完美支持全功能仿真、深度调试及覆盖自动收集等全套核心功能，并实现了单核仿真性能较现有国际主流竞品高达 2 倍的显著提升。这种在“全功能、无妥协”前提下取得的性能突破，直击高性能 RISC-V 处理器大规模设计验证中“仿真慢、效率低”的行业痛点，为国产高端芯片的敏捷迭代注入了强劲且真实的动力。

注：性能数据来自合见工软与开芯院联合验证测试，实际性能随测试用例、硬件环境等存在差异。

深度适配开芯院 Picker流程

赋能高效验证

凭借深厚的全自研架构积淀，UVS+成为国内首款原生支持开芯院 Picker 流程的 EDA 工具。Picker 是开芯院自研的芯片验证辅助工具，核心功能之一是将 RTL 设计（.v/.scala/.sv）打包为动态库（.so），并通过多种高级语言（目前支持 C++、Python、Java、Scala、Golang）的编程接口来驱动电路。该方式可以让用户使用丰富的软件生态、减少编译时间并实现 RTL 源码零泄露。

UVS+ 与开芯院 Picker工具流程的深度适配，标志着 UVS+ 与开芯院高度自动化的敏捷验证生态实现了深度融合。更为关键的是，UVS+ 在这一“黑盒化”的仿真场景下，依然能够提供可视化调试（Debug）与代码覆盖率（Coverage）收集。让开发者在使用高级语言驱动便利的同时，依然保有对芯片底层逻辑的洞察力，为香山处理器的持续迭代提供了坚实的硅前质量保障。

验证全流程闭环 + 进程透明化

在双方的深度合作中，UVS+ 原生支持验证计划（UVPlan）管理能力，并能够将验证目标与覆盖率指标直接关联，并在仿真过程中实现覆盖率反标，生成覆盖率达标进度报告。该方式进一步构建了涵盖“验证计划制定、测试用例开发、仿真执行、覆盖率收集到覆盖率反标”的全链路闭环验证体系。

该流程让原本分散的验证数据变得清晰可控，更为后续的验证进程全透明化管理提供了坚实的数据基础，让生态用户能够实时洞察开发验证的整体状态，确保每一个架构特性的演进都能得到充分验证。这种“闭环 + 透明”的验证模式，不仅大幅提升“香山”处理器的验证效率与质量，更为国内 RISC-V 处理器研发提供了可复制、可推广的验证方法论，助力国产开源芯片生态高质量发展。

• 香山适配：UVS+ 支持香山处理器的版本已开源, 欢迎访问下方链接查阅详情并试用：